Триггеры представляют собой логические устройства, предназначенные для запоминания логического состояния, установленного управляющими сигналами.
Состояние триггера, как правило, отражается выходами Q (потенциалом на выходе Q). Как правило, триггеры имеют парафазный выход, на выводах которого должно соблюдаться логическое соответствие.
Основными управляющими сигналами следует считать:
- сигнал S (set) – устанавливает в единичное состояние;
- сигнал R (reset) – сбрасывает триггер в нулевое состояние;
- сигнал C (clock) – сигнал, тактирующий работу триггера;
- сигнал D (DATA) – вход данных для установки триггера;
- сигнал J (JUMP)
- сигнал K (KEEP)
- сигнал T (TIME) – счётный триггер
Активным уровнем входного сигнала могут быть как «высокий» так и «низкий». В последнем случае для обозначения активного уровня используется символ инверсии ( \overline{R}, \overline{S}).
Простейшим видом триггера является R-S триггер, который можно реализовать на двух логических элементах.
При реализации триггера для управления могут использоваться как прямые сигналы, так и их инверсии, что отражает активный уровень их управляющего сигнала.
Простейший RS-триггер:
При неактивности управляющих сигналов может иметь два состояния и находиться в одном из них.
Недостатком простейшего R-S триггера следует считать наличие запрещённых комбинаций управляющих сигналов, когда оба они являются активным. Такая комбинация входов нарушает логическое соответствие выходов и является запрещённой.
| \overline{S} | \overline{R} | Q | \overline{Q} |
| 1 | 1 | 1 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 |
Простейший R-S триггер можно реализовать и на элементах Пирса.
| S | R | Q | \overline{Q} |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
C-триггер
Для устранения запрещённой входной комбинации сигналов используется синхронизированный R-S триггер или C триггер, который имеет следующий алгоритм работы.
если C = 0 \Rightarrow \overline{R},\overline{S} \equiv 1,
если C = 1 \begin{cases} D = 1\Rightarrow \overline{S} =0\Rightarrow Q = 1 \\ D = 0\Rightarrow \overline{R} =0\Rightarrow Q = 0 \end{cases}
Недостатком C триггера следует считать возможность многократного изменения состояния выхода при единичном уровне сигнала на входе C.
D триггер на логических элементах
Говорят, что D триггер формирует выходной сигнал, соответствующий информационному входу в момент действия переднего фронта импульса на тактирующем входе C.
Информация на выходе Q переключается в состояние информационного входа D в момент действия переднего фронта импульса на вход C.
T-триггер
При объединении выводов триггера D и \overline{Q} на каждом переднем фронте тактового импульса C выход Q переключается в противоположное состояние (выполняет сложение по модулю 2 входного сигнала и выходного сигнала на текущем такте). Т-триггеры широко используются для построения счетчиков.
На рисунке приведена реализация простейшего асинхронного двоичного счетчика на основе последовательного соединения счетных триггеров, На следующем рисунке приведены временные диаграммы и таблица переходов.
J-K триггер
Алгоритм работы J-K триггера определяется комбинацией управляющих сигналов. Так если J и K=0, триггер хранит информацию, не реагируя на тактовый вход C.
Если J=1, а K=0, то следующим тактовым импульсом триггер будет переведён в единичное состояние выхода.
Если J=0, а K=1, то после следующего тактового импульса выход триггера будет 0.
А если J=1 и K=1, то после следующего тактового импульса состояние выхода будет противоположно текущему.
Схема J-K триггера представляет собой двухступенчатую структуру из двух однотипных узлов M (master) и S(slave).
Алгоритм работы триггера основан на использовании раздельной установки M и S структур.
Первая устанавливается при высоком уровне импульса на входе С, а вторая транслирует состояние первой при низком уровне.