Эмиттерно связанная транзисторная логика (ЭСТЛ) или транзисторная логика на переключателях тока (ТЛПТ) имеет в качестве базового элемента схемы дифференциальный каскад, один из каналов которого имеет фиксированный потенциал на входе, а второй канал реализован параллельным соединением входных транзисторов.
Дифференциальный усилительный каскад реализован на элементах: Rк1, Rк2, VT, VT1, VT2, VT3, R0.
Эмиттерные повторители VTэ1, Rэ1, VTэ2, Rэ2 реализуют парафазный выход y ȳ соответственно. Сигналы на них противофазны.
Опорный потенциал одного из плеч дифференциального каскада, реализованного на транзисторе VT фиксирован делителем R1,R2.
Низкий логический уровень соответствует напряжению меньше опорного, высокий – больше опорного. Таким образом, в дифференциальном каскаде осуществляется перераспределение направления тока резистора Rо. Если все входные напряжения X1 — X3 имеют низкий уровень, то ток резистора Rо протекает через транзистор VT и резистор Rк2, создавая на нём падение напряжения, на Rк1 при этом падение напряжения близко к нулю, поскольку через него не протекает ток. Следовательно, на выходе ȳ будет сформирован высокий логический уровень выходного напряжения, а на y – низкий.
Если на одном, нескольких или всех входах X1 — X3 присутствует потенциал высокого уровня, то ток резистора R0 протекает через соответствующий (соответствующие) открытые транзисторы VT1 — VT3 и резистор Rк1, создавая на нём падение напряжения.
Транзистор VT закрыт, ток через Rк2 отсутствует, падение напряжения на нём стремится к нулю. Тогда на выходе y формируется потенциал высокого уровня, а на ȳ потенциал низкого уровня.
Таким образом в положительной логике элемент выполняет функцию логического сложения для выхода y. Для выхода ȳ выполняется функция Пирса. Условное графическое изображение отличается наличием парафазного выхода.
Положительная логика (Uв → «1» , Uн → «0») | ||||
| X3 | X2 | X1 | Y | \overline Y |
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 0 |
Инверсная логика (Uв → «0» , Uн → «1») | ||||
| X3 | X2 | X1 | Y | \overline Y |
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 0 |
В элементах ТЛПТ отрицательное напряжение питания выбрано преднамеренно, поскольку их непосредственное обьединение с ТТЛ элементами недопустимо.
Невозможность прямого объединения с ЭСТЛ и ТТЛ элементов обуславливается существенной разницей их эксплуатационных характеристик. Основная эксплуатационная особенность ЭСТЛ – характер потребления электрического тока.
Так, разбив базовый элемент на три функциональные группы можно определить, что в группе I ток потребления не зависит от режима работы, поскольку изменение состояния элемента определяется лишь изменением направления протекания тока Rо, а не изменением его величины.
Для узла II ток потребления никак не зависит от режима работы.
Для узла III учитывая, что логическое состояние выходов всегда взаимно противоположно, результирующий ток потребления также не зависит от логического состояния.
Можно сказать, что элемент ТЛПТ является ярким представителем первого класса с точки зрения потребления электрического тока, а именно ток его потребления не зависит от текущего режима работы элемента.
Отсутствие пульсации электрического тока в цепях питания логических элементов обуславливает малые электрические помехи и позволяет иметь незначительный перепад между значениями высокого и низкого логических уровней. Незначительный потенциальный переход совместно с низким выходным сопротивлением повторителей обеспечивает быстрый перезаряд паразитных ёмкостей нагрузки, и элементы ЭСТЛ на текущий момент являются наиболее быстродействующими, тактовая частота их работы может составлять единиц гигагерц.