Элемент И (AND) (логическое умножение) на выходе имеет напряжение, соответствующее логической 1 в том случае, если на все входы подается напряжение, соответствующее логической 1.
На принципиальных электрических схемах логический элемент И изображается в виде прямоугольника с соответствующим числом входов. Вид выполняемой операции указывается условным символом & в поле прямоугольника.
Справа приведено обозначение логического элемента И в зарубежной литературе.
Таблица истинности
| X1 | X0 | Y |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Логический элемент И имеет несколько входов и один выход и выполняет операцию логического сложения (конъюнкции):
Y=X_1 \cap X_0
Или в общем случае
Y=X_n \cap … \cap X_1 \cap X_0
Выходной сигнал Y равен логическому нулю, если хотя бы один входной сигнал равен логическому нулю.
Выходной сигнал Y равен логической единице, если все входные сигналы равны логической единице.
Количество входов логического элемента И может быть 2, 3 или 4.
Ниже приведены условные графические обозначения элемента И с различным числом входов.
Временная диаграмма
На временной диаграмме выделены 4 временных интервала.
- В первый момент времени оба входные сигнала X_1 и X_0 равны логическому 0. Выходной сигнал также представляет собой напряжение логического нуля.
- Во второй момент времени входной сигнал X_1 сохраняет свое значение, а сигнал X_0 соответствует напряжению логической 1. Выходной сигнал представляет собой напряжение логического нуля.
- В третий момент времени сигнал X_1 соответствует напряжению логической 1, а сигнал X_0 соответствует напряжению логического 0. Выходной сигнал представляет собой напряжение логического нуля.
- В четвертый момент времени оба входные сигнала X_1 и X_0 равны логической 1. Выходной сигнал в этот момент времени представляет собой напряжение логической единицы.
Наращивание размерности элемента И
Наращивание размерности элемента И производится в соответствии с ассоциативным (сочетательным) законом:
X_2 \cap X_1 \cap X_0 = X_2 \cap (X_1 \cap X_0)
X_3 \cap X_2 \cap X_1 \cap X_0 = (X_3 \cap X_2) \cap (X_1 \cap X_0)
по следующим схемам:
Сокращение размерности элемента И
Для сокращения размерности элемента ИЛИ рассмотрим таблицу истинности 3-входового элемента, где цветом выделена таблица истинности для 2-входового элемента.
|
X2 |
X1 |
X0 |
Y |
|
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
0 |
|
0 |
1 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
|
1 |
1 |
1 |
1 |
Как видим, для выделенной цветом части таблицы переменная X_2 во всех случаях принимает нулевое значение. Следовательно, неиспользуемые входы элемента ИЛИ можно подключить к логическому нулю.
Другим способом сокращения размерности элемента ИЛИ будет соединение неиспользуемого входа с одним из используемых. На примере таблицы истинности 3-входового элемента рассмотрим соединение входов X_2 и X_1:
|
X2 |
X1 |
X0 |
Y |
|
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
0 |
|
0 |
1 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
|
1 |
1 |
1 |
1 |
В таблице цветом выделены строчки, в которых X_2 = X_1. В результате из выделенных ячеек получим таблицу истинности для 2-входового элемента.
Аналогичным образом можно получить таблицу истинности для 2-входового элемента если объединить неиспользуемый вход X_2 со входом X_0.
Сокращение размерности логического элемента ИЛИ может быть произведено по следующим схемам:
